选择锁相环频率合成器的考虑因素

频率合成器通常利用倍频/分频、混频或锁相环等不同技术，生成信号或对来自振荡器的进行修饰。
（一）定义
锁相环频率合成器与锁相振荡器类似，其不同点在于，锁相环频率合成器的反馈控制电路还可进一步以可预测的方式对输出频率进行调节。与锁相振荡器类似，锁相环频率合成器反馈电路的目的也在于将该电路的输出相位与输入相位锁定，然而锁相环频率合成器所生成的控制信号还用作压控振荡器的激励。某些锁相环合成器结构为采用整数N或分数N设计的间接数字合成器。

• USB 频率合成器，锁相环 （PLL），21 GHz ~24 GHz ，SMA
  

(二）关键性能参数
利用频率合成器，可以产生单一参考频率的各种不同倍数的输出频率。其主要应用是为射频信号 的上变频和下变频产生本振（LO）信号。
频率合成器在锁相环（PLL）中工作，其中鉴频鉴相器（PFD）将反馈频率与基准频率的某一分频形式相比较（如下图）。PFD的输出电流脉冲经过滤波和积分，产生一个电压。此电压驱动一个外部电压控制振荡器（VCO）提高或降低输出频率，从而驱动PFD的平均输出接近零。
选用锁相环（PLL）频率合成器时需考虑：

• 相位噪声
  

对于给定功率水平的载波频率，频率合成器的相位噪声为载波功率与规定频率偏移（对于频率合成器通常为1 kHz）处1-Hz带宽上的功率之比。带内（或近载波）相位噪声主要取决于频率合成器，单位为dBc/Hz。

• 参考杂散
  

是内部计数器和以PFD频率工作的电荷泵所产生的在离散偏移频率上出现的频率成分。电荷泵产生的不匹配高低电流、电荷泵泄漏不充分均会增加这种杂散。杂音会混合在所需信号之上，降低接收机的灵敏度。

• 锁定时间
  

锁相环（PLL）的锁定时间是指它从一个指定频率跳跃到给定频率公差内的另一个指定频率所需的时间。跳跃大小一般由PLL在所分配的频带内工作时必须完成的最大跳跃决定。
更多频率合成器，关注Pasternack网站和公众号PASTERNACK。